Επιβλέπων:

Θάνος Παπαδημητρίου, Επίκουρος Καθηγητής

Περιγραφή:

Η παρούσα πτυχιακή θα επικεντρωθεί στην υλοποίηση μίας συσκευής εισαγωγής σφαλμάτων (Fault Injection) χρονισμού ρολογιού (Clock Glitching) για την εκτίμηση των επιπέδων ασφαλείας εφαρμογών νευρωνικών δικτύων (Neural Networks) εκπαιδευμένων και εκτελούμενων σε μικροελεγκτές.
Αρχικά θα μελετηθεί μια σύγχρονη εφαρμογή βασιζόμενη σε νευρωνικό δίκτυο το οποίο και θα υλοποιηθεί σε ένα μικροελεγκτή STM32. Στη συνέχεια θα σχεδιαστεί η συσκευή εισαγωγής σφαλμάτων χρονισμού και θα υλοποιηθεί σε Field Programmable Gate Array (FPGA). Στο πειραματικό στάδιο, και με τη βοήθεια διεπαφής ειδικά σχεδιασμένης στο MATLAB, η συσκευή θα εισάγει σφάλματα στο υπό λειτουργία νευρωνικό δίκτυο. Τέλος, με τη συλλογή και επεξεργασία των πειραματικών δεδομένων θα εκτιμηθεί η ευπάθεια του νευρωνικού δικτύου σε επιθέσεις τοιαύτης φύσεως.
Τα αποτελέσματα αυτής της πτυχιακής δυνητικά θα συνεισφέρουν πολύτιμες πληροφορίες σχετικά με την ασφάλεια των εφαρμογών νευρωνικών δικτύων που εκτελούνται σε μικροελεγκτές, προωθώντας έτσι τις εξελίξεις στο ασφαλές Edge computing και το Internet of Things (IoT).

Παραδοτέα

  • Αναφορά πτυχιακής εργασίας
  • Ο πηγαίος κώδικας
  • Demo της πειραματικής διάταξης (λογισμικό, υλικό και διεπαφή)
  • Σύντομο video παρουσίασης της εργασίας

Επιθυμητές Γνώσεις

  • Εφαρμογές νευρωνικών δικτύων
  • Επιθέσεις υλικού
  • Προγραμματισμός ενσωματωμένων συστημάτων και FPGA
  • Μικροελεγκτής STM32
  • Αναλογικά και ψηφιακά ηλεκτρονικά

Βιβλιογραφία και Αναφορές

[1] Z. Kazemi et al., ‘On a Low-Cost Fault Injection Framework for Security Assessment of Cyber-Physical Systems: Clock Glitch Attacks’, doi: 10.1109/IVSW.2019.8854391
[2] L. Zussa, J.-M. Dutertre, J. Clediere, and B. Robisson, ‘Analysis of the fault injection mechanism related to negative and positive power supply glitches using an on-chip voltmeter’, doi: 10.1109/HST.2014.6855583.
[3] M. Agoyan, J.-M. Dutertre, D. Naccache, B. Robisson, and A. Tria, ‘When Clocks Fail: On Critical Paths and Clock Faults’, doi: 10.1007/978-3-642-12510-2_13
[4] L. Zussa, J.-M. Dutertre, J. Clediere, and A. Tria, ‘Power supply glitch induced faults on FPGA: An in-depth analysis of the injection mechanism’, doi: 10.1109/IOLTS.2013.6604060